Memory
NAND FLASH
随着 AI（人工智能）的使用不断扩大，数据中心与 AI 服务器对下一代存储器产品的需求持续增长。下一代存储器产品的特点是大容量、高速运算、高性能与低功耗。
FLASH 存储器可在断电/通电状态下保持数据，应用于 USB、SD 卡、SSD 等。
3D NAND 的层数预计将从目前约 200~300 层，在未来数年内发展到 500~600 层。因此，3D NAND 也预计将像 DRAM 一样导入并扩大混合键合技术。由此带来包括 Cell current、新设备工艺开发、Stress/Warpage 补偿工艺、零缺陷混合键合技术、XY 单元微缩等挑战课题。
KI 正与全球顶尖芯片制造商共同推进开发，以应对 NAND Flash 芯片在更高集成度与更高速度发展趋势下不断增加的 I/O 需求。
DRAM & HBM
随着 AI 导入加速，数据中心与 AI 服务器对下一代存储器产品的需求持续增长。这类高端存储解决方案需要更高容量、更快计算性能、更高效率以及更低功耗。
高带宽存储器（HBM）是将多颗 DRAM 芯片垂直堆叠，并通过硅通孔（TSV）互连以显著提升数据处理带宽的关键技术。过去主要采用热压缩（TC）键合方式，在 DRAM die 之间引入微型 bump 来制造 HBM。但随着堆叠层数扩展至 16 层或 20 层，基于 TC 的方案面临越来越多技术限制。在有限的 HBM 封装高度（最高 775µm）内，即使减薄 DRAM die 或缩小 die 间间距，也只能获得有限改善。
为克服这些限制，DRAM 制造商开发了在芯片或晶圆之间实现铜对铜直接互连的混合键合技术。混合键合通过去除微型 bump，大幅降低 HBM 封装厚度，同时可实现下一代 AI 工作负载所需的更高 I/O 密度与更好的散热。
KI 紧跟上述技术趋势，从早期开发阶段起便与客户积极合作，支持向基于混合键合的 HBM 解决方案快速转型。
